(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-28845 (P2001-28845A)

(43)公開日 平成13年1月30日(2001.1.30)

(51) Int.Cl.7

H 0 2 J 9/06

識別記号

502

FI H02J 9/06 デーマコート*(参考) 502C 5G015

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平11-199428

(22)出願日

平成11年7月13日(1999.7.13)

(71)出願人 594021175

旭化成マイクロシステム株式会社

東京都渋谷区代々木1丁目24番10号

(72)発明者 中村 正広

神奈川県厚木市岡田3050番地 旭化成マイ

クロシステム株式会社内

(74)代理人 100077481

弁理士 谷 義一


Fターム(参考) 5C015 FA05 CB06 JA08 JA53 JA58

(54) 【発明の名称】 電源切り替え回路

(57) 【要約】

【課題】 電源間の逆流防止機能を果たすと同時に余分な電圧降下を除去した、CMOSプロセスによる電源切り替え回路を実現する。

【解決手段】 リチウムイオン電池6と外部電源8が共に接続された場合、MP1 (PMOS) はオフし、チャンネル電流は流れない。このとき、MN1 (NMOS) はダイオード接続となっているので、逆流電流は阻止される。寄生パイポーラトランジスタ (図示せず) による貫通電流も発生しない。リチウムイオン電池6のみからノード1に駆動電流が供給される場合には、MP1がオンしてチャンネル電流が流れる。



【特許請求の範囲】

【請求項1】 内部電源で作動する機器に外部電源を接続したとき、該外部電源から該機器に電力を供給するよう該内部電源を切り離す電源切り替え回路であって、

前記内部電源の出力端と前記機器との間に接続したP型 MOSトランジスタと、

前記外部電源の接続に応答して前記P型MOSトランジスタをオフ状態にする接続手段と、

前記P型MOSトランジスタのバルクと前記内部電源の出力端との間に接続した、ダイオード接続形態のN型MOSトランジスタとを具備したことを特徴とする電源切り替え回路。

【請求項2】 請求項1に記載の電源切り替え回路において、

前記P型MOSトランジスタと前記N型MOSトランジスタを共通のP型基板上に形成したことを特徴とする電源切り替え回路。

【請求項3】 請求項1に記載の電源切り替え回路において、

前記接続手段は、前記外部電源の出力電圧を前記P型MOSトランジスタのゲートに印加することを特徴とする電源切り替え回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、内部電源で作動する機器に外部電源を接続したとき、該外部電源から該機器に電力を供給するよう該内部電源を切り離す電源切り替え回路に関するものである。

【0002】さらに詳述すると、本発明は、例えばリチウムイオン電池などの内蔵電池で動作する携帯機器に外部電源を接続した場合、その内部電池から外部電源への自動切り替えを行うようにした電源切り替え回路に関するものである。

[0003]

【従来の技術】内部電源と外部電源の両方で作動可能な機器として、携帯電話、PHSその他のPDA(携帯型情報機器)などが広く普及している。一例として携帯電話を挙げるならば、現在では内蔵回路の集積回路化が進んでおり、①デジタルLSI(CMOSプロセスにより作られる)、②ベースバンドLSI(CMOSプロセスにより作られる)、③電源IC(BICMOSプロセスにより作られる)の3チップ構成となっている。

【0004】ここで、上記②の電源ICには、例えばマイクロコンピュータ・ベースバンドしSI・バイブレータ・メモリ・シンセサイザなどに対して電源電圧を供給するための高精度電圧源の他、基準電圧発生回路、リチウムイオン電池用の充電回路、リチウムイオン電池電圧監視回路、バックライト駆動回路を含み、さらにLED駆動用電源、ブザー用電源、電源立ち上がり監視回路用電源、および、内部状態設定用の論理回路などが含まれ

ている。しかも、この電源ICを作成するプロセスとしては、電源から負荷側に供給する駆動電圧および電流量を正確に規定するのみならず、PNダイオードを用いた逆流防止回路を組み込むことが可能であって、且つ低消費電力で、ある程度の高集積化を可能にするために、既述の如く、従来はBICMOSプロセスが使われている。

【0005】図1は、従来から知られている電源 I Cで用いられる電源切り替え回路の一般的ブロック構成を示す。図示した電源 I Cのブロックのうち、基準電圧発生回路2と電源立ち上がり監視回路4は、約4 Vのリチウムイオン電池(内部電源)6あるいは約6.5 Vの外部電源の両方で動作する。また、リチウムイオン電池(内部電源)6と外部電源8との間の逆流は、リチウムイオン電池自体の安全上の理由から許されないので、逆流防止機能を果たすためのダイオード D 1 および D 2. D 3 は必須である。

【0006】BICMOSプロセスを使った従来の電源ICでは、PNダイオードを使用することができるので、逆流防止機能を果たすためのダイオードD1およびD2.D3は、図1のような周知の結線により容易に構成することが可能である。

[0007]

【0009】一方、上記(B)案の如く、ベースパンドLSIと電源ICを同一のチップ上に集積化する場合、どちらのICもアナログ回路であるので、CMOSプロセスによるベースパンドLSIと、BICMOSによる電源ICとを一体化することは、上記(A)案に比べれば実現が容易である。

【0010】しかし、上述したように、コストダウンを図るためには、マスク枚数やプロセスの工程数が少ないCMOSプロセスを用いて、ベースパンドLSIと電源ICの両方を集積する必要がある。換官すると、BICMOSプロセスで作られている従来の電源ICを、如何にCMOSプロセスで実現するかが、重要な課題とな

る。一例として携帯電話に当てはめてみると、その電源 部には、グランド(コモン電位点)を基準電位(Oボル ト)として、複数の正電源がそれぞれ独立して含まれて いる。したがって、この種の電源を実現するためには、 P型基板を用いたCMOSプロセスによる電源 I Cを作 成する必要がある。

【0011】しかしながら、従来から用いられているBICMOSプロセスではなく、標準的なP型基板を用いたCMOSプロセスで図1のような電源ICを構成しようとすると、BICMOSプロセスで形成したPNダイオードD1、D2、D3を使用することができない。そこで、MOSトランジスタのみで図1のPNダイオードD1、D2、D3と同等の逆電流防止機能を持たせなければならない。

【0012】図2は、図1に示したPNダイオードD1, D2, D3の替わりに、ダイオード接続形態のNMOSを3つ用いた場合の回路図である。すなわち、ダイオード接続されたMN1およびMN2, MN3を、図1のPNダイオードD1, D2, D3の替わりに用いたものである。

【0013】この図2において、外部電源8側に接続されているNMOSのダイオード接続MN2, MN3を介してノード1に電源電圧が供給される場合は、外部電源8の電圧が高いので(この例では6.5V)、基準電圧発生回路2および電源立ち上がり監視回路4が動作するに足りる電圧を確保することは可能である。しかし、リチウムイオン電池(内部電源)6側からNMOSのダイオード接続MN1を介して電源電圧が供給される場合には、ダイオード接続されたNMOSでの電圧降下分と、リチウムイオン電池が2.7Vまで下がることを考慮すると、ノード1の電圧は最悪1.5V程度まで降下すると、ノード1の電圧は最悪1.5V程度まで降下するので、基準電圧発生回路2および電源立ち上がり監視回路4が動作する電圧を十分に確保することは不可能である。

【0014】以上のことから、図2に示した回路構成をCMOSプロセスで構成したとしても、実際には役立たないことになり、何らかの工夫が必要となる。すなわち、リチウムイオン電池(内部電源)6側に接続される逆流防止回路をどのようにCMOSプロセス上で構成するかということが、CMOSプロセスで電源ICを実現するポイントになる。

【0015】よって本発明の目的は、上述の点に鑑み、 電源間の逆流防止機能を果たすと同時に余分な電圧降下 を除去した、CMOSプロセスによる電源切り替え回路 を提供することにある。

[0016]

【課題を解決するための手段】上記の目的を達成するために、本発明に係る電源切り替え回路は、内部電源で作動する機器に外部電源を接続したとき、該外部電源から 該機器に電力を供給するよう該内部電源を切り離す電源 切り替え回路であって、前記内部電源の出力端と前記機器との間に接続したP型MOSトランジスタと、前記外部電源の接続に応答して前記P型MOSトランジスタンでオフ状態にする接続手段と、前記P型MOSトランジスタとを見備したものである。ここで、前記P型MOSトランジスタとを具体したものである。ここで、前記P型MOSトランジスタと前記N型MOSトランジスタを共通のP型基板上に形成することが可能である。また、前記接続手段は、前記外部電源の出力電圧を前記P型MOSトランジスタのゲートに印加する構成を採ることができる。

[0017]

【発明の実施の形態】図3は、本発明を適用した電源切り替え回路の一例を示す。本図において、リチウムイオン電池(内部電源)6とノード1との間には、P型のMOSトランジスタMP1と、ダイオード接続されたN型のMOSトランジスタMN1を並列に接続してある。ここで、MP1(PMOS)のパルクは、MN1(ダイオード接続されたNMOS)のソースに接続してある。

【0018】外部電源8とノード1との間には、ダイオード接続された二つのN型MOSトランジスタMN2、MN3を直列に接続してある。

【0019】これらのMOSトランジスタは、図4に示すように、共通のP型基板PSUB上に形成されている。

【0020】図3および図4に示した回路の動作を説明するために、動作説明用の補助図面として、図3のMN1(NMOS)を除いた回路を図5および図6に示す。但し、この補助図面では、MP1(PMOS)のバルクをノード1に接続してある。

【0021】まず、図5の回路構成においては、図6に示すように、標準的P基板CMOSプロセスによって生じる寄生素子(寄生PNPパイポーラトランジスタ)の存在を明確に認識する必要がある。この点について、以下に説明していく。

【0022】図5および図6において、外部電源8から電圧6.5Vを与え、リチウムイオン電池6から電圧4Vを電源1Cに与えた場合、MP1はオフするので、外部電源8からリチウムイオン電池6への逆流は防止される。

【0023】外部電源8が外されてMP1がオンすると、リチウムイオン電池6から内部回路(ノード1)に電流が供給されることになるが、この場合には、①MP1のチャンネル電流と、②MP1のドレインとバルク間のPNダイオードが順方向にバイアスされることに起因した寄生PNPトランジスタ50のダイオード接続の順方向電流、の両電流が流れる。このMP1(PMOS)が個別の部品である場合には寄生素子の問題は生じないが、CMOS基板上では、寄生のPNPトランジスタ30が存在する。前述のMP1(PMOS)のドレインと

バルク間のPNダイオードの順方向電流が寄生PNPトランジスタ30のベース電流にもなり、MP1 (PMOS)のドレインからP型基板PSUBに対して縦方向の寄生PNPトランジスタ30もオンし、リチウムイオン電池6からグランド (OVポイント) に対して貫通電流が流れる。

【0024】なお、MP1 (PMOS)のオン抵抗を限りなくゼロにすることにより寄生PNPトランジスタ3 0をオンさせるベース電流が流れない様にできそうであるが、DC動作のときは問題がないとしても電源オン/オフ時の過渡的場合に、MP1 (PMOS)のチャンネル電流が流れるまでは、前述のダイオードの順方向電流が支配的であるため、過渡的にPNPトランジスタ30を通して貫通電流が流れることになる。

【〇〇25】そこで、本発明の実施の形態である図3および図4では、上記の寄生素子に起因した問題を除去するために、MP1(PMOS)のパルクと、リチウムイオン電池6の出力端との間に、ダイオード接続されたMN1(NMOS)を接続してある。すなわち、MP1(PMOS)のパルクを、ダイオード接続されたMN1(NMOS)を介してリチウムイオン電池6側に接続することにより、寄生PNPトランジスタのオンをなくし、貫通電流をなくすことができる。その理由は、以下の通りである。

【0026】図3および図4に示す回路において、リチウムイオン電池6と外部電源8が共に接続されている場合、MP1 (PMOS) はオフし、チャンネル電流は流れない。このとき、MP1のドレインとバルク (Nウェル) 間のPNダイオードが順方向にパイアスされるが、Nウェルの先 (図4の左側) は、MN1 (NMOS) のダイオード接続となっているので、流れようとするPNダイオードの電流はそこで阻止される。したがって、寄生PNPトランジスタ30. 寄生PNPトランジスタ50をオンさせるようなベース電流が発生しないので、外部電源8からリチウムイオン電池6への逆流電流も阻止され、且つ、寄生PNPトランジスタ30による貫通電流も発生しない。

【0027】次に、外部電源8が外されて、リチウムイオン電池6のみからノード1に駆動電流が供給される場合には、MP1 (PMOS)がオンしてチャンネル電流が流れる。また、このMP1 (PMOS)のバルクは、MN1 (NMOS)のダイオード接続を介してリチウムイオン電池6に接続されているので、寄生PNPトランジスタ30はオンしない。

【0028】なお、上記の説明はCMOSプロセスによる集積回路化を前提としたものであるが、個別のMOSトランジスタで構成するならば、図3の如くMP1(PMOS)とMN1(NMOS)の組み合わせにする必要は無く、図5の如くMP1(PMOS)のみを使用し、且つMP1(PMOS)のパルクをノード1側に接続する構成を採ればよい。

[0029]

【発明の効果】以上説明した通り、本発明によれば、電源間の逆流防止機能を果たすと同時に余分な電圧降下を除去した、CMOSプロセスによる電源切り替え回路を実現することができる。

【図面の簡単な説明】

【図1】従来から知られている電源切り替え回路を示す 回路図である。

【図2】図1に示した逆流防止用ダイオードを、ダイオード接続形態のNMOSで置き換えた状態を示した回路図である。

【図3】本発明を適用した電源切り替え回路を示す回路 図である。

【図4】図3に示した回路の断面構成図である。


【図5】図3および図4の動作を説明するための補助図 である。

【図6】図3および図4の動作を説明するための補助図である。


【符号の説明】

- 2 基準電圧発生回路
- 4 電源立ち上がり監視回路
- 6 リチウムイオン電池
- 8 外部電源


【図1】




【図2】




[図3]



【図4】



【図5】



[図6]

